أرسل بواسطة: Mgh في يناير 10, 2004, 04:05:44 مساءاً
الألة الحاسبة - الساعة الرقمية - المفكرة الرقمية - الكمبيوتر - هذه الإختراعات والكثير غيرها مما يحيط بنا يستخدم ذلك الفرع من الهندسة الإلكترونية والمسمى بالإلكترونيات الرقمية .
والإلكترونيات الرقمية تتعامل مع الجهود فى صورة ثنائية (أى أن جهد يمر فى الدارة هو أحد أثنين - جهد مرتفع وجهد منخفض) وهاذان الجهدان بالتغاضى عن قيمتهم الحقيقية يرمز لهما بالحالتين 1 و 0
وفى الإلكترونيات الرقمية توجد ثلاث عناصر أساسية (تسمى بوابات) هم :
بوابة "و" AND gate
بوابة "أو" OR gate
بوابة النفى Inverter gate
وبقدر بساطة عمل تلك العناصر إلا أن فهمها مهم جدا جدا لكل من يريد الدخول لعالم الإلكترونيات الرقمية.
فبتوصيل مجموعات من هذه البوابات يمكن الحصول على دارات رقمية تقوم بعمليات معقدة كجمع رقمين أو العد أو ضرب رقمين أو قسمتهما.
==================
عناصر إتخاذ القرار :
==================
*** أولا أحب أن أتفق معكم على بعض القواعد :
1- "1" منطقى تعنى وجود جهد عالى أحيانا 5 فولت
2- "0" منطقى تعنى وجود جهد منخفض وغالبا يكون أرضى أو 0 فولت.
=================
بوابة "و" AND gate
=================
((( وهى دارة خرجها خرجه واحد منطقى إذا كان كلا دخليه واحد منطقى )))
فلو كان أحد دخليه (1) والأخر (0) فخرج هذه البوابة سيساوى (0) - منطقى
والشكل التالى فى الجزء (a) منه يبين شكل رمز هذه البوابة حيث دخليها هما A و B وخرجها هو C
ولتخيل كيفية عمل هذه البوابة لاحظ الدارة b حيث يجب أن يكون المفتاحين A , B مغلقين حتى يضاء المصباح C
والمفتاحين A ,B يناظران الدخلين للبوابة AND و حالة الغلق لهما تناظر الدخل العالى = 1 أما إضاءة المصباح فتعنى أن الخرج C أصبحت له القيمة 1
أما فى الجدول © والمسمى بجدول الحقيقة Truth Table فتلاحظ جميع الإحتمالات الممكنة للدخل والخرج المرتبط بها (حاول تطبيقها على الدارة (b)).
كما يمكن تمثيل وظيفة تلك البوابة بمعادلة منطقية موضحة فى الشكل (d).
أرسل بواسطة: Mgh في يناير 10, 2004, 04:06:30 مساءاً
بوابة "أو" OR gate
=================
((( وهى دارة يكون خرجها "1" منطقى إذا كان أحد دخليها أو كلاهما يساوى "1" منطقى )))
وبقية خواصها تجدها فى الشكل التالى (والشرح كما سبق فى بوابة AND)
أرسل بواسطة: Mgh في يناير 10, 2004, 04:07:21 مساءاً
بوابة "عكس" INVERTER
====================
((( وهى دارة يكون خرجها المنطقى عكس دخلها المنطقى)))
وكما هو واضح فى الصورة التالية فإن هذه البوابة لها دخل واحد وخرج واحد . كما يمكن تمثيلها بطريقتين كما بالشكل (a) - أى الدائرة أمام المثلث أو خلفه -
كما أن المعادلة المنطقية لهذه البوابة (موضحة بالشكل c) لاحظ الخط فوق الدخل A وهذا الخط سنشير إليه أحيانا بالشكل Not(A) لعدم إمكانية كتابة الخط العلوى فى المنتدى .
أرسل بواسطة: Mgh في يناير 10, 2004, 04:07:51 مساءاً
أرسل بواسطة: حاتم في يناير 13, 2004, 04:18:18 مساءاً
مع العلم لقد درست في مدرسة خارجية هذه المعلومات البسيطة وكذلك القليل من الجبر البوليني أي عندي خلفية جيدة تمكنني من فهم الدروس الأولى أرجومنك مواصلة الدروس
أرسل بواسطة: Electronic boy! في يناير 24, 2004, 03:35:42 صباحاً
وأحب أن أضيف عدة نقاط :
1- الجهد المرتفع الذي يمثل القيمة 1 في الإلكترونيات الرقمية لا يعني بالضرورة أنها نبضة لحظية ، فمثلاً قد تستمر القيمة 1 مدة خمس ثواني على جزء معين في الدائرة ، وتقسم إلى أجزاء بحسب نبضات الساعة حتى يتم تعريف القيم ( عدد البتات ) فلو استمرت القيمة 1 لمدة ثلاث ثواني وكان هناك نبضات ساعة تعطي نبضة كل ثانية فإن الناتج سيتم تعريفه بثلاثة بتات وتكتب ( 111 ) ، ولا يعني هذا أنها ثلاث نبضات متتالية ، فلو كانت ثلاث نبضات متتالية لكتب الناتج هكذا ( 10101 ) ، وذلك لأن بين كل نبضة مرتفعة قيمة منخفضة تمثل المنطق المنخفض ( 0 ) ، ونفس الشيء بالنسبة للقيمة ( 0 ) .
2- في التطبيقات المعقدة قد تكون هناك عدة دخول للبوابة المنطقية ، فمثلاً قد تستخدم بوابة OR بثمانية مداخل ... ( ولا أدري إذا كان هناك بوابات منطقية بأكثر من خرج ، أنتظر الإجابة من الأخ MGH ) .
3- يمكن تعريف البوابات الرقمية على أنها إستجابة الخرج لحالات متعددة من المداخل .
4- قرأت في كتاب ( أنه في حالات خاصة يطلق 1 على المنطق المنخفض و 0 على المنطق العالي ،، فما تفسير ذلك ؟ ) .
5- في بعض الحالات يكون المنطق العالي أقل قليلاً من جهد التغذية ، فلو كان جهد التغذية 5 فولت ، فقد يكون المنطق ( 1 ) 4.75 فولت ، وقد يكون المنطق المنخفض أعلى قليلاً من جهد الأرضي ، فقد يكون 0.3 فولت .... وكل هذه الفروقات لا تذكر ، ويمكن تقريبها إلى الأعداد الصحيحة لنتجنب وجع الرأس !!
إلى اللقاء ..
أرسل بواسطة: حاتم في يناير 25, 2004, 12:58:32 صباحاً
أرسل بواسطة: Mgh في يناير 26, 2004, 08:34:01 مساءاً
أخى إلكترونيك بوى .. أشكرك من كل قلبى على مشاركتك المفيدة وأتمنى أن نرى مثلها الكثير.
- بالنسبة للبوابات المنطقية التى لها أكثر من دخل فهى موجودة (وسأتناولها فى الشرح التالى) أما عن وجود عدة مخارج للبوابة الواحدة فلاأجد سبب منطقى لفعل ذلك (أى لصنع بوابة بعدة مخارج) ويمكنك أخذ الخرج وتوصيله بعدة أسلاك وأستخدامهم كلا على حدة.
- بالنسبة للجهد العالى والمنخفض وتعريفهما بالحالة (0) أو (1) فهذا شيىء أصطلاحى يمكن لأى مجموعة الإتفاق عليه وتحديده بحيث يتم المناقشة على أساس التحديد المسبق .
- أما عن الفترة الزمنية التى يجب أن تظل الإشارة فيها على الدخل قبل أن تتغير فترجع إلى سرعة إستجابة الدارة وقدرتها على تنفيذ جميع العمليات الداخلية فيها وإخراج الخرج فى تلك الفترة.
--------------------------------
وعودة إلى ما تكلمنا عنه فى المرة السابقة فإن البوابات الأساسية الثلاث AND و OR و INVERTER تتواجد فى مجموعات داخل دارات متكاملة فمثلا البوابة AND يوجد منها أربع فى الدارة المتكاملة 7408 والبوابة INVERTER يوجد منها 6 فى الدارة 7404 والبوابة OR يوجد منها أربع فى الدارة المتكاملة 7432
أرسل بواسطة: Mgh في يناير 26, 2004, 08:41:09 مساءاً
فمثلا : لاحظ الدارة التالية التى تتكون من دارتين AND مكونتين دارة AND ذات أربع دخول.
(((أتمنى من المتابعين تتبع الدخول خلال البوابتين حتى يحصلوا على الدخل ومطبقين ذلك على المعادلة المنطقية)))
أرسل بواسطة: Mgh في يناير 26, 2004, 08:48:27 مساءاً
(((أتمنى من المتابعين تتبع الدخول خلال البوابتين حتى يحصلوا على الدخل ومطبقين ذلك على المعادلة المنطقية)))
أرسل بواسطة: Mgh في يناير 26, 2004, 08:51:51 مساءاً
(((أتمنى من المتابعين تتبع الدخول خلال البوابتين حتى يحصلوا على الدخل ومطبقين ذلك على المعادلة المنطقية)))
-- لاحظوا تزايد إحتمالات الدخل من 8 فى حالة وجود ثلاث مداخل للدارة إلى 16 حالة فى وجود أربع مداخل للدارة (وعدد الإحتمالات هذا يتحدد بـ 2 أس عدد المداخل).
أرسل بواسطة: Mgh في يناير 26, 2004, 08:54:49 مساءاً
ومن هذه البوابات الجديدة بوابة NAND وهى دارة مركبة من البوابتين AND و INVERTER
ويعطى خرجها (1) دائما إلا فى حالة كون كلا الدخلين فى حالة (1).
-- لاحظ المعادلة المنطقية لهذه الدالة ووجود الخط الأفقى فوق A.B يعنى القيمة العكسية Inverted للقيمة A.B (وسوف نكتبها أحيانا NOT(A.B) )
-- لاحظ أيضا وجود الدائرة فى مقدمة الرمز NAND والتى تدل إختصارا على البوابة INVERTER .
أرسل بواسطة: Mgh في يناير 26, 2004, 08:57:01 مساءاً
أرسل بواسطة: Mgh في يناير 26, 2004, 09:09:55 مساءاً
-- لاحظ الشكل التالى وفيه الدارة المكافئة والرمز لهذه البوابة والمعادلة المنطقية لها.
-- ولاحظ إختصار المعادلة المنطقية بوضع الرمز (دائرة بداخلها علامة الجمع) بين رمزى الدخل.
أرسل بواسطة: Electronic boy! في فبراير 04, 2004, 08:00:46 صباحاً
** بارك الله فيك على هذا المجهود الجبار الذي تبذله لإحياء هذا المنتدى ،، وأسأل الله أن يجعله في ميزان حسناتك :
لدي بعض الأسئلة عن هذا القسم :
1- ما هو أقصى عدد من المداخل للبوابة الرقمية الواحدة ؟ ( OR - AND - BUFFER ) وكذلك البوابات المشتقة ( XOR - NAND - NOR ) وغيرها إن وجد .
2- هل يوجد بوابة - EXCLUSIVE AND - XAND ؟
أرسل بواسطة: Electronic boy! في فبراير 04, 2004, 08:03:58 صباحاً
لكن هل لديك فكرة تمكننا من تحميله كاملاً على أجهزتنا ؟؟
وتصفحه دون الإتصال بإنترنت ؟
أرسل بواسطة: Mgh في فبراير 11, 2004, 02:32:36 مساءاً
برنامج Teleport Pro لتحميل مواقع من الشبكة :
الحجم : 0.666 ميجابايت
للتحميل بالزر الأيمن وحفظ باسم
بيانات الدخول :
الاسم : CoKeBoTtLe99
الكود : 636806315
أرسل بواسطة: Mgh في فبراير 11, 2004, 02:37:05 مساءاً
===============
كما رأينا فى الفقرات السابقة أن بوابات الAND والOR هى دارات تستخدم فى إتخاذ القرار . فهى أيضا يمكن إستخدامها لتعمل كوحدات للذاكرة.
ولتعرف كيف يتم ذلك لاحظ الدارة التالية وهى دارة ذاكرة بسيطة جدا مكونة من بوابة OR ومطبق عليها تغذية عكسية (تغذية الدخل من الخرج)
لنفرض أن الخرج Q حالته (0) منطقى كحالة إبتدائية وبالتالى فإن الدخل B سيكون حالته = (0) منطقى (لأنه يأخذ قيمته من الخرج عن طريق التغذية العكسية).
لو أدخلنا إشارة قيمتها (1 منطقى) إلى الدخل A فإن الخرج سيكون (1) منطقى وإذا أتبعنا الحالة السابقة بدخل (0) على الA فإن الخرج لن يتغير لأن الدخل B سيظل على الحالة (1)
وسيظل الخرج متذكرا حالته تلك حتى نفصل خط التغذية العكسية بين الخرج Q و الدخل B
أرسل بواسطة: Mgh في فبراير 11, 2004, 02:38:56 مساءاً
=========
بينما عرفنا أن الدارة السابقة يمكنها تذكر حدث واحد خلال تشغيلها ولا يمكن مسحها إلا بفصل التغذية العكسية بها. ولكن فى الحياه العملية يجب أن تكون الذاكرة ذات قابلية للمسح أو لإعادة التهيئة RESET عندما نقرر عدم حاجتنا لما تخزنه.
ولعمل دارة تقوم بتلك الوظيفة المطلوبة نحتاج لبوابتين من نوع NOR كما فى الشكل التالى
وفهم وظيفة هذه الدارة (المرفقة) مهم جدا جدا قبل إستخدامها فى دارات أكبر. فهى تسمى RS Flip-flop ( قلابات RS) أو RS LAtch (ماسكات RS) و الإختصار RS يعنى RESET/SET
و الشروط التى يجب أن تتوفر فى هذه الدارة لتعمل بكفاءة :
1- يجب أن يكون الخرج Q متمم للخرج Q' وليس مساويا له.
2- يجب أن لا يسمح للدخلين R و S أن يأخذا القيمتين 1,1
--------------------
ولتخيل طريقة العمل تتبع الخطوات التالية:
1- أفرض أن الحالة الإبتدائية للطرف Q =0 إذا وتبعا لشرط التشغيل يجب أن تكون Q'=1
2- أفرض دخلين S=0 و R=1
3- ستجد أن الخرجين Q و Q' لهما القيمتين 0 و 1 على الترتيب.
ومن الثلاث خطوات السابقة نجد أنه عندما تكون القيمة reset =1 (والقيمة Set=0) فإن الخرج الأساسى Q سيساوى (0) - أى سيصفر الخرج RESET
-----------------
بتكرير الخطوات الثلاث السابقة :
1- أفرض أن الحالة الإبتدائية للطرف Q =0 إذا وتبعا لشرط التشغيل يجب أن تكون Q'=1
2- أفرض دخلين S=1 و R=0
3- ستجد أن الخرجين Q و Q' لهما القيمتين 1 و 0 على الترتيب.
ومن الثلاث خطوات السابقة نجد أنه عندما تكون القيمة set =1 (والقيمة reSet=0) فإن الخرج الأساسى Q سيساوى (1).
---------------
بتكرير الخطوات الثلاث :
1- أفرض أن الحالة الإبتدائية للطرف Q =0 إذا وتبعا لشرط التشغيل يجب أن تكون Q'=1
2- أفرض دخلين S=0 و R=0
3- ستجد أن الخرجين Q و Q' لهما القيمتين 0 و 1 على الترتيب.
ونستنتج من ذلك أنه عندما يكون الدخلين R=S=0 فإن الدارة تحتفظ بحالتها السابقة ((تخزنها))
---------------
ومهما كان الفرض فى الخطوة الأولى من كل ثلاثة فيما سبق فإن عمل الدارة يتوقف على قيم الR و S
أرسل بواسطة: حاتم في فبراير 17, 2004, 09:25:30 مساءاً
أرسل بواسطة: Mgh في فبراير 18, 2004, 02:56:11 مساءاً
أرسل بواسطة: riaction في فبراير 19, 2004, 11:27:01 صباحاً
كيف تتم البوابات الرقمية العميات الحسابية؟؟؟
وكيف يتم وصل أكثر من دائرة ذاكة بحيث يكون الحفظ أكبر المساحة
هل كل رقم منطقي =1bit
وشكرامرة أخرى
أرسل بواسطة: Mgh في فبراير 21, 2004, 02:35:48 مساءاً
أرسل بواسطة: Mgh في فبراير 21, 2004, 02:38:18 مساءاً
للإجابة على هذا السؤال . جرب التجربة التالية :
1- أفرض أن الخرجين Q ,Q' يأخذان القيم الإبتدائية 1 , 0 على الترتيب.
2- أفرض أن الدخلين S,R يأخذان القيم المحظورة 1و1
3- ستجد أن الخرجين Q و Q' لهما القيمتين 0 و 0
4- أفرض أن الدخلين R ,S تحولا إلى الحالة 0و0
حاول أن تتبع الخرج ستجد أن الQ , Q' سيأخذان القيم 1و1
5- ولكن هذا الخرج سيعود إلى الدخل عبر التغذية العكسية ليتفاعل مع الدخلين R ,S
وسيكون الخرج Q,Q' مساويا 0و0
6- ولكن هذا الخرج سيعود إلى الدخل عبر التغذية العكسية ليتفاعل مع الدخلين R ,S
وسيكون الخرج Q,Q' مساويا 1و1
وبهذا نكون عدنا للنقطة (4) وتتكرر النقاط (4) و(5) و(6) إلى ما شاء الله.
ويظل الخرج متذبذبا بين الحالتين 0 و1 بأقصى سرعة ممكنة.
وهذه الحالة تعرف بالRACE Condition أو يمكن تعريفها بالحالة المحظورة.
ولكن هذا الكلام السابق يعتبر نظريا فقط . و(عمليا) ستتوقف الدارة عن التذبذب بعد فترة لأن أحد البوابتين سيكون أسرع قليلا من البوابة الأخرى مما سيجعلها تكون خرجها أسرع من الأخرى فيحدث ذلك إتزان للدائرة وتقف . ولكنها ستقف عند قيم عشوائية لا يمكن التنبؤ بها.
!!!! أتمنى أن يكون الشرح السابق واضحا وإلا فأرجو مراسلتى للمزيد من التوضيح !!!!
=========================
وكما صممنا قلاب RS باستخدام بوابات NOR فإنه يمكننا تصميمه باستخدام بوابات NAND ولكن سيكون هناك تعديل بسيط بوضع Inverter على كل دخل .
هل تستطيع تتبع عمل هذه الدارة ؟؟
ولماذا وضعنا الInverter عند الدخل ؟؟
وما هى الحالة المحذورة ؟؟
أرسل بواسطة: Mgh في فبراير 21, 2004, 02:41:38 مساءاً
نلاحظ زيادة طرف يسمى الClock أو نبضات الساعة ويتم التحكم به فى كون الدارة متاحة Enabled (أى تتأثر بالدخل على R,S) أو غير متاحة Disabled (أى لا تتأثر بالدخل على R,S).
وهذا الطرف عندما تكون القيمة عليه =0 فإن بوابتى الAND المتصلة به لا تسمح للدخلين R,S بالتأثير فى الدارة أما إذا كانت قيمته =1 فإن عمل بوابتى الAND يكون معتمدا على قيم الدخلين R,S
كما نلاحظ زيادة طرفين CLEAR و PRESET وهما طرفان يستخدمان لوضع القيمة 0 أو 1 على الخرج Q (علىالترتيب) دون أن يكون لذلك أى علاقة بالدخل.
ويمكنك أن تتخيل فائدتهما بتشبيه ذلك بعمل CLEAR للألة الحاسبة قبل البداية فى عمل حسابات جديدة أى تضع القيمة الإبتدائية المخزنة فى الدارة قبل تشغيلها.
أرسل بواسطة: Mgh في فبراير 21, 2004, 02:43:50 مساءاً
ستلاحظ أن خرج Q لن يتأثر بأى من الدخلين R و S إلا فى حالة وجود إشارة الCLOCK فى الحالة المرتفعة HIGH.
أرسل بواسطة: Mgh في فبراير 24, 2004, 02:00:40 مساءاً
ماسك D-Latch
=============
ولما كانت أحد حالتى تشابه الدخلين هى حالة حرجة تؤدى لمايسمى بالRace أو التذبذب ذو الناتج العشوائى. فإن التطوير الذكر لدارة قلاب RS كان لضمان وجود الدخلين R , S فى حالتين مختلفتين وذلك بوضع INVERTER كما بالشكل التالى.
أرسل بواسطة: Mgh في فبراير 24, 2004, 02:05:07 مساءاً
1- حالة نبضة الساعة Clock المرتفعة = 1
2- حالة نبضة الساعة Clock المنخفضة = 0
ففى حالة نبضة الساعة Clock المرتفعة يتبع الخرج Q الدخل D فى أى تغير.
أما فى حالة نبضة الساعة Clock المنخفضة فإن الخرج Q يحتفظ بقيمته ولا يتأثر بالدخل D.
هل يمكنك إثبات ذلك بتتبع مسار الإشارة فى الدارة عبر البوابات.
لاحظ المخطط الزمنى التالى لمزيد من الفهم للنقطتين السابقتين حيث يمكنك أن تلاحظ أن كل الإشارات تبدأ من حالة الصفر عند(a) ورغم أن الدخل D ترتفع حالته (b) إلا أن الخرج يظل منخفضا وذلك لأن إشارةالساعة منخفضة.
وعند © حيث ترتفع حالة إشارةالساعة نجد الخرج قد أرتفع ليلحق بحالة الدخل الحالية.
ولكن عندما تنخفض إشارة الساعة مرة أخرى عند (d) فإن التغير فى الخرج سيتوقف وسيحتفظ الخرج بقيمته الحالية حتى ترتفع إشارة الساعة مرة أخرى.
وهذا ما يحدث عند(e) .
وخلاصة ما سبق :
ستجد أن الخرج يتبع الخرج بعد حافة الصعود لنبضات الساعة Positive Going Edge بينما يمسك الخرج على حالته عند حافة الهبوط لنبضات الساعة Negative Going Edge .
أرسل بواسطة: Mgh في فبراير 24, 2004, 02:08:03 مساءاً
أرسل بواسطة: Electronic boy! في فبراير 24, 2004, 04:25:23 مساءاً
أرسل بواسطة: Mgh في مارس 06, 2004, 03:18:29 مساءاً
وأقول لهم بأن دارة القلاب تعمل على تخزين بت واحد (حالة منطقية واحدة)ولقد بينا ذلك سابقا عن طريق التحكم بنبضات الساعة أو تتابع حالات الدخل . ولتخزين عدد أكبر من الحالات يتم توصيل العديد من القلابات بطرق مختلفة (فيما يعرف بالمسجلات) سأتعرض إليها لاحقا. وربما أقوم بتصميم برنامج يوضح ذلك .
==================
نعود إلى القلابات ...
بعد أن رأينا الماسك D وكيف يعمل ننتقل إلى ما يعرف بالقلاب D Flip-Flop
والقلاب D تركيبه وتتبع عمله أكثر تعقيدا من كل ماسبق من القلابات ولكنه كماسك D يمتلك خطا واحدا للدخل وخطا واحدا لنبضات الساعة.
أرسل بواسطة: Mgh في مارس 06, 2004, 03:22:04 مساءاً
أرسل بواسطة: Mgh في مارس 06, 2004, 03:24:36 مساءاً
فكما تلاحظ فى المخطط التالى أن إشارة الخرج Q تتبع الدخل Data فقط وفقط عند الحافة الصاعدة RISING EDGE لنبضة الساعة Clock (وهذا ما يحدث عند الزمنين a,b)
أرسل بواسطة: Mgh في مارس 06, 2004, 03:26:11 مساءاً
شاهد الشكل التالى
أرسل بواسطة: riaction في مارس 07, 2004, 08:01:42 مساءاً
مشكور جدا على المجهود الرائع
وياليت في آخر الدروس ملف Pdfكما فعلت سابقا فهو مفيد ويبسط المعلومة لو قدرت
وشكرا مرة أخرى
أرسل بواسطة: حاتم في مارس 08, 2004, 01:58:03 صباحاً
شكرا لك وجزاك الله خيرا وجعل عملك في ميزان حسناتك
أرسل بواسطة: Mgh في مارس 17, 2004, 02:47:29 مساءاً
========
وهو قلاب مشهور يشبه فى شكل المداخل والمخارج إلى حد كبير ماسك RS ولكنه لا يحوى الحالة الغير معرفة (وهذه ميزة).
ويشبه القلاب D فى أنه متزامن (يعتمد على نبضات الساعة).
كما هو مبين بالجدول فإن :
السطر الأول هو حالة عدم التغيير أى يظل الخرج كما كان فى الحالة السابقة (حفظ)
السطر الثانى يوضح حالة المسح (Q=0)
السطر الثالث يوضح الحالة 1 (Q=1)
السطر الرابع يوضح حالة مفيدة جدا من حالات هذا القلاب وتسمى حالة وضع التبديل Toggle وتحدث عندما يكون كلا المدخلين فى الحالة =1 فإن المخرج Q يعكس حاله (إذا كان 0 يصبح 1 والعكس صحيح).
أرسل بواسطة: Mgh في مارس 17, 2004, 02:48:33 مساءاً
قلاب T
=====
وهو قلاب JK وقد دمجت مداخله الثلاثة فى دخل واحد .
حاول إكتشاف نظرية عمله.
وأنتظر منكم تعيقا حوله
أرسل بواسطة: Mgh في أبريل 08, 2004, 04:15:34 مساءاً
=============================
مسجلات الإزاحة Shift Registers:
=============================
مسجلات الإزاحة تعتبر تطبيق بسيط لما يمكن عمله بواسطة القلابات . ومسجل الإزاحة يتكون من سلسلة من القلابات موصلة على التوالى حيث خرج كل منها متصل بدخل الأخر .
وسنستخدم قلابات D فى تكوين مسجلات الإزاحة ولكن يمكن تكوين مسجلات الإزاحة أيضا من القلابات الأخرى مثل قلاب JK.
وفى الشكل التالى يتضح لنا أن كل مسجلات الإزاحة تحتوى على خط موحد لنبضات الساعة بين أجزائها (القلابات) . كما يمكن مسح محتويات قلابات الإزاحة معا.
أما عن نظرية عمل مسجل الإزاحة الموجود فى الشكل التالى فالنتذكر أولا أن قلاب D يعمل معتمدا على نبضات الساعة كالتالى :
((( إشارة الخرج Q تتبع الدخل Data فقط وفقط عند الحافة الصاعدة RISING EDGE لنبضة الساعة Clock )))
أرسل بواسطة: Mgh في أبريل 08, 2004, 04:26:16 مساءاً
أرسل بواسطة: Mgh في أبريل 08, 2004, 04:32:44 مساءاً
أرسل بواسطة: Mgh في أبريل 08, 2004, 04:40:00 مساءاً
أرسل بواسطة: Mgh في أبريل 08, 2004, 04:42:47 مساءاً
أرسل بواسطة: Mgh في أبريل 08, 2004, 04:48:42 مساءاً
أرسل بواسطة: Mgh في أبريل 08, 2004, 04:50:43 مساءاً
1- أن نبضة البيانات التى أدخلناها عند دخل البيانات قد أزيحت خلال القلابات باستخدام نبضات الساعة.
وبذلك يمكن تخزين أربع بتات بواسطة مسجل الإزاحة الموجود فى الشكل بعد أن أدخلناهم تسلسليا وأزحناهم كلا فى قلاب من قلابات الإزاحة.
2- كما يمكن زيادة عدد القلابات المتصلة على التوالى إلى أعداد كبيرة لتكوين ذواكر أكبر.
أرسل بواسطة: riaction في أبريل 08, 2004, 07:52:36 مساءاً
ولكن هل هذه هي الطرق الوحيدة لعمل الذواكر أم أن هناك طرق أسهل وعملية أكبر للذواكر الضخمة؟؟
أرسل بواسطة: Mgh في أبريل 14, 2004, 03:10:43 مساءاً
أما القلابات فهامة جدا لمصممى الدارات فيمكنك تحويل بيانات تسرى تسلسليا فى مسار معين إلى بيانات متوازية وهذا لن يتم إلا بتخزين البتات التسلسلية حتى يكتمل العدد المطلوب لبتات التوازى.
فهى خزانات مؤقتة لبتات قليلة ولكنها تستخدم كثيرا فى الدارات العادية.
وأحب أن أنبه إلى أن مسجل الإزاحة السابق شرحه هو مسجل (تسلسلى- تسلسلى) وسوف أستعرض قريبا مسجلات إزاحة (تسلسلى-توازى) و (توازى-توازى) وغيرهم .
أرسل بواسطة: Mgh في يوليو 20, 2004, 10:38:17 صباحاً
1- تسلسلى - تسلسلى
2- تسلسلى - توازى
3- توازى - تسلسلى
4- توازى - توازى
فمثلا لو أخذنا حالة (توازى- تسلسلى) فإننا
1- نضع الدخل على أطراف الدخل المتوازية فتخزن بتات الدخل فى القلابات.
2- نقوم بإزاحة محتويات القلابات إلى الخرج التسلسلى بواسطة نبضات الساعة.
ونستفيد من هذه الحالة فى العديد من المشاريع العملية ومنها :
1- إدخال عدة إشارات متوازية إلى المنفذ التسلسلى للحاسب.
2- عمل ما يعرف بالTDM أو Time devision multiplexing وهى تقنية تستخدم لإرسال عدة إشارات (صوتية مثلا كما بشبكة التليفونات) فى قناة واحدة (لتوفير عدد الكابلات المستخدمة) ثم إعداة فصلهم بعد الإستقبال (ويتم هذا الفصل بمسجل الإزاحة تسلسلى- توازى).
<< قم بحفظ الصورة منفردة (أنقر باليمين عليها ثم أختر Save picture as ) لرؤيتها بشكل أفضل>>
أرسل بواسطة: Electronic boy! في يوليو 21, 2004, 03:28:58 صباحاً
أشكرك لإكمال السلسلة ،،، وسأعود قريباً
أرسل بواسطة: Mgh في يوليو 25, 2004, 04:11:12 صباحاً
فى الشكل المرفق نرى المخطط الصندوقى لعداد ذو 4 بت . وهذا العداد يمكنه أن يعد من 0 (0000) إلى 15 (1111) بتغيير الخرج تبعا للدخل (إشارة التوقيت)
((سأقوم بشرح الدارة المفصلة قريبا))
أرسل بواسطة: Mgh في يوليو 25, 2004, 04:12:12 صباحاً
تتشكل الدارات الرقمية عادة على هيئة دارات متكاملة والدارات المتكاملة عبارة عن بلورة من مادة السليكون الشبه موصل Simiconductor على شكل شريحة Chip مدمج فيها المكونات المختلفة للدارة الإلكترونية مثل الترانزستور والثنائيات Diodes والمقاومات والمكثفات ويتم عمل التوصيلات بين المكونات المختلفة فى الشريحة لتشكيل الدارة الإلكترونية . وتثبت الشريحة وتغلف على شكل حزمة Package بحيث يتم توصيل أطراف الدارة بدبابيس خارجية External Pins لتشكيل الدارة المتكاملة.
والشائع فى حزم الدوائر المتكاملة الرقمية أن تكون على أحد شكلين :
1- حزم مسطحة Flat Package وتكون كثافة المكونات بها عالية ويتم تغليفها من مادة السيراميك (أى الحزمة) حتى يمكن أن تتحمل درجات الحرارة العالية ولذلك يفضل استخدامها فى المنظومات الحربية ذات الإعتمادية العالية.
2- حزم الصفين DIP حيث تكون الأطراف الخارجية Pins مرتبة على هيئة صفين وهذا النوع من الحزم هو الأكثر شيوعا وهى متاحة بأحجام مختلفة تبدأ بثمانية أطراف وحتى 64 طرف وهى مغلفة فى حزمة من مادة البيلاستيك.
أرسل بواسطة: Mgh في يوليو 25, 2004, 04:13:25 صباحاً
1- دارات متكاملة صغيرة الأبعاد SSI حيث يمكن أن تضم الدارات المتكاملة لبوابات منطقية مثل بوابات OR أو AND أو ...
2- دارات متكاملة متوسطة الأبعاد MSI وهى تتشكل من بوابات مختلفة ومتعددة متصلة مع بعضها البعض لتشكل دارات وظيفية مركبة مثل دارات فك الشفرة Decoder أو منتقى البيانات Multiplexer
3- دارات متكاملة كبيرة الأبعاد LSI أو فائقة الأبعاد VLSI حيث تضم أعدادا كبيرة من البوابات لتشكل منظومة مركبة مثل منظومة معالج دقيق Microprocessor .
ويمكن تصنيف الدارات المنطقية المتكاملة تبعا لعائلة الدارات المنطقية التى تنتمى لها مثل :
1- عائلة منطق الترانزستور TTL وهى العائلة الأكثر شعبية وأكثر أستعمالا
2- عائلة منطق المشعات المتصلة وهى المستخدمة فى المنظومات الرقمية التى تحتاج للعمل بسرعات عالية.
3- عائلة منطق أشباه موصلات أكاسيد المعادن MOS وهى المستخدمة فى الدارات التى تتطلب كثافة تكامل عالية للمكونات .
4- عائلة المنطق النفاث المتكامل I2L وتستخدم لبناء دارات ذات كثافة تكامل عالية.
5- عائلة منطق أكاسيد المعادن المكملة COMS وتستخدم فى التطبيقات التى تتطلب القليل من الطاقة المستهلكة فى التشغيل .
تتميز عائلات البوابات المنطقية السابقة الذكر ببعض الخصائص ومنها :
1- خاصية التحميل Fan Out
وهى الخاصية التى تحدد عدد البوابات التى يمكن وصلها إلى خرج بوابة ما لتظل الدارة فى العمل على نحو طبيعى . ويعتمد هذا العدد على كمية التيار الذى يمكن سحبه من البوابة المرغوب وصل الدارة الأخرى بخرجها.
أرسل بواسطة: Mgh في يوليو 25, 2004, 04:13:53 صباحاً
يعتبر الفقد فى الطاقة خاصية أخرى مهمة بالنسبة للدارات المنطقية الرقمية . إذ أنها تعتبر مقياسا لمقدار القدرة المستهلكة بواسطة مكونات بوابة منطقية . ويعرف الفقد فى الطاقة بأنه عبارة عن الطاقة المطلوبة لتغذية بوابة ما أثناء العمل ويعبر عنها عادة بالملى وات.
ولا شك أن توفير الطاقة له أهمية كبيرة حيث أن تكلفة تشغيل المنظومة الرقمية له أعتبارات خاصة بالنسبة للمنظومات الرقمية الكبيرة مثل منظومات الحاسبات لان الفقد الكبير فى الطاقة يعنى مستويات أعلى من التسخين وهذا يتطلب معدات خاصة للتبريد حتى يعمل النظام بكفاءة وأيضا فإن الفقد فى الطاقة يكون مهما فى الأجهزة التى تعتمد على البطاريات فى تغذيتها.
والطاقة المفقودة فى البوابات المنطقية تتراوح بين قيم فى حدود الميكرووات لبعض النوعيات من بوابات عائلة MOS إلى قيم تصل إلى 60 و 100 ملى وات لبعض النوعيات الأخرى من البوابات.
3- خاصية تأخير الإنتقال Propagation Delay
يعرف تأخير الإنتقال بأنه متوسط مقدار الزمن الذى يأخذه خرج الدارة الرقمية لكى يستجيب للتغير فى قيمة الإشارة الثنائية المسلطة على الدخل
ويعتبر زمن تأخير الإنتقال مقياسا لسرعة وأداء الدارة المنطقية وهو عادة يكون فى مستوى النانو ثانية فى البوابة الواحدة . ويكون التأخير تراكمى كلما كان عدد البوابات المتصلة فى الدارة المنطقية كبيرا وقد يحدث هذا خللا فى المنظومة لو لم يؤخذ فى الإعتبار حيث أنه يجب أن لا يسلط دخل جديد على الدارة المنطقية حتى يتم خروج الخرج .
4- حدود الشوشرة Noise Margin
تعتبر حدود الشوشرة مقياسا لحساسية أو قابلية الدارات الرقمية للتأثر بنبضات شوشرة عند مداخلها ومخارجها . والشوشرة عبارة عن أية إشارة دخيلة وغير مرغوب فيها تتولد بالمعدة داخليا أو خارجيا بحيث تظهر مضافة أو مقحمة على مستويات الإشارة المنطقية القياسية للمنظومة.
ولكن الدارات المنطقية لها مناعة ذاتية ضد الشوشرة ويرجع ذلك إلى عملها على مستويين متباعدين من الجهود أى أن جهد الشوشرة الذى يحدث عند القيم (0) لن يغير القيمة إلى (1) بسهولة والعكس صحيح .
إختصارات
VLSI=Very Large Scale Integrated circuits
TTL=Transistor transistor Logic
ECL=Emitter Coupled Logic
MOS=Metal Oxide Simiconductor
I2L=Integrated Injected Logic
CMOS=Complementary MOS
أرسل بواسطة: multiworkson في يوليو 25, 2004, 05:49:09 صباحاً
| اقتباس |
| ولكن الدارات المنطقية لها مناعة ذاتية ضد الشوشرة ويرجع ذلك إلى عملها على مستويين متباعدين من الجهود أى أن جهد الشوشرة الذى يحدث عند القيم (0) لن يغير القيمة إلى (1) بسهولة والعكس صحيح |
و لكن ألا تستطيع الشوشرة أن تصل مثلا إلى مستوى معين يغطي على قيمة (0) أو (1) و يغير النتيجة المقروءة عند مدخل أو مخرج الدارة الرقمية ؟
إذا هذا صحيحا فكيف يتم التعامل مع الأمر ؟
و شكرا
أرسل بواسطة: Mgh في يوليو 29, 2004, 03:10:06 صباحاً
أرسل بواسطة: Mgh في يوليو 29, 2004, 03:15:19 صباحاً
أرسل بواسطة: Mgh في يوليو 29, 2004, 03:18:58 صباحاً
وبالطبع سنفشل فى إستنتاج الإشارة الأصلية هنا لو كان أعلى جهد فى الشوشرة أكبر من 2.5 فولت مما يجعل الحالة (0) تصبح (1) أو العكس .
ورغم أن حدوث هذا الأمر صعب جدا إلا فى البيئات شديدة العدائية فيمكننا لتفادى ذلك أن نباعد بين قيمتى الجهدين الممثلين للمستويين المنطقيين (0) و (1) بأن نجعلهما مثلا -10 فولت و +10 فولت على الترتيب وبذلك ستحتاج الشوشرة أن تكون سعتها أكبر من 10 فولت لتغير من الإشارة.
أرسل بواسطة: Mgh في أغسطس 14, 2004, 03:35:36 صباحاً
http://olom.info/ib3....0;r=1;&
أرسل بواسطة: ikhlas في أكتوبر 03, 2004, 09:35:10 مساءاً
أرسل بواسطة: المهندس القادم في أبريل 29, 2005, 11:25:44 مساءاً
أرسل بواسطة: رامي تيم في يونيو 06, 2005, 04:16:21 مساءاً
ارجو منكم اعطائي دائرة الساعة الرقمية وارقام القطع المستخدمة
أرسل بواسطة: mohammedzeema في يوليو 12, 2005, 12:31:27 مساءاً
مكتبة البرامج العربية كبسولة-حمل مجانا الاف البرامج المجانية
أرسل بواسطة: كموفوبيا في أكتوبر 23, 2005, 04:16:06 صباحاً
:rock:
أرسل بواسطة: كموفوبيا في أكتوبر 23, 2005, 02:58:58 مساءاً
البريد الالكتروني : dmdmtq1@hotmail.com
وشكرا لكم على تعاونكم...:)
أرسل بواسطة: sayedabrhman في يناير 14, 2006, 02:39:25 مساءاً
شكرا للأستاذ الفاضل / Mgh
على هذا العمل العظيم
أرسل بواسطة: احمد الملاح في أبريل 09, 2006, 03:11:56 مساءاً
اخي MGH جزاك الله خيرا علي دروسك الرائعه
ونتظر المزيد..........
أرسل بواسطة: krimo في أغسطس 24, 2006, 06:53:51 مساءاً
أرسل بواسطة: اسمراني في سبتمبر 23, 2007, 01:00:22 صباحاً
وجزاك الله خيرا.
أرسل بواسطة: نايف الحربي في نوفمبر 30, 2007, 07:51:25 مساءاً
أرسل بواسطة: egseopro في نوفمبر 18, 2008, 04:30:24 مساءاً
http://www.ezilon.com/articles/
many people needs to read it
Thanks